原创 信號與系統(一):響應的分類和聯繫(通解、特解,暫態、穩態,零輸入、零狀態)、穩定性、傳遞函數

說明:x(t)在數學上表示一個關於時間的函數,在電路工程上表示一個隨時間變化的信號。所以,在本文中,函數和信號是一個概念。 一、(齊次)通解、(非齊次)特解 線性時不變電路,是一種線性時不變系統,其數學模型是線性常微分方程。對於任何線性時

原创 CDC檢查: 0in

                cdc generate report cdc generate crossing   cdc_run.log cdc_design.rpt cdc_setti

原创 Notice on Synthesis and DFT commands

Notice on Synthesis and DFT commands               ############################## # Syntheis ##########################

原创 算法建模語言比較:C的優勢(相比於Matlab)

數據結構定義 structure 方便組織相關數據 union 方便多角度訪問數據(軟件角度 硬件角度等) bit field 方便硬件角度訪問數據 內存分配方式 malloc 預先、靈活申請內存空間

原创 語法對比:Csh Makefile Perl Tcl Matlab C SV

差異點: 變量類型 數組 列表 哈希 指針/引用 變量使用 賦值  引用  set  = $ 結構分句 {} ()  ; 結構控制 if else case switch for while 文件 o

原创 Image & Video 讀書筆記1:CIEXYZ CIExyY 顏色空間

參考資料   CIE XYZ   https://www.cnblogs.com/freshair_cnblog/p/11493706.html      CIE1931色彩空間   http://www.360doc.com/conte

原创 SV Random手冊筆記

一、關於“隨機驗證”的思考 驗證挑戰 如今芯片規模很大,驗證量很大,對應的工作量就很大,大到不可能完全覆蓋所有場景。因此,對驗證方法提出了更高要求:     1)量大的事情,就要想辦法讓機器自動執行     2)機器都不能完全覆蓋的場景,

原创 鏈接: CVS

CVS命令 https://www.cnblogs.com/java-rookie/p/3976943.html cvs tag 與 rtag, tag 與 branch區別 http://blog.chinaunix.net/uid-1

原创 《基於FPGA的SOPC嵌入式系統設計與典型實例》筆記

關鍵字:Altera 、FPGA、軟硬件協調設計(Verilog & C)、CPU、總線、外設   FPGA硬件結構知識 Verilog HDL語言編程基礎 FPGA常用開發工具    SOPC硬件系統開發 SOPC軟件系統開發  

原创 鏈接:UVM

UVM學習筆記--寄存器模型 Register Model https://blog.csdn.net/wonder_coole/article/details/91879378

原创 CVS SVN命令對應關係

CVS與SVN命令對應關係   SVN CVS 下載 co co   up up 上傳 ci ci     tag 修改 add add   del rem

原创 《無線通信FPGA設計》筆記

加減乘除、FFT/DDS/CORDIC、濾波器/多速率/自適應 FPGA 第2章 FPGA系統設計基礎 2.1.4 FPGA與CPLD的比較 2.1.5 FPGA與數字信號處理器(DSP)的比較 第3章 Verilog HDL硬件描

原创 Verilog 運算符優先級

  非/乘加移位 比較/位邏/邏條件 非 !  ~ 乘 *   / % 加 +   - 移位 <<  >> 比較 <=  >= < > ==  != === !== 位邏 &

原创 負反饋分析方法的本質

負反饋的本質原理和計算方法      節點方程                         精確  麻煩      替代原理 疊加原理        精確  方便  直觀 本質      單端口通用反饋模型     近似  方便  直

原创 Image & Video 讀書筆記3:《視頻技術解密》

        備註 狀態 1   引言     2 架構 視頻簡介 解壓 處理 覆蓋 接口 √ 3 格式 顏色空間 RGB YCbCr √ 4 視頻信號概述 576i 720p 1080i √ 5 接口 模擬視頻接口 S-Video Y