FPGA PLL時鐘經 ODDR送到管腳

 

PLL產生的時鐘,如果要送出到FPGA 管腳的話,需要經過ODDR,如下圖所示。

 

 

 

 

 

 

 

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章