邊界掃描和JTAG端口

邊界掃描：通過在ASIC的I/O引腳插入邊界掃描單元（Boundary Scan cells),並在芯片周圍將他們連接成移位寄存器，從而將掃描鏈路加入網表中。

兩個多路選擇器控制了單元的數據通路：
正常模式：（1)當mode爲0時，單元處於正常模式，data_in通過多路選擇器傳輸到data_out,掃描鏈不影響ASIC工作
JTAG操作模式：
（1）掃描：當shiftDR爲1，數據在clockDR的有效沿通過scan_in,並通過data_out輸出
（2）捕獲：當shiftDR爲1，在clockDR的有效沿，數據波載入捕獲寄存器
（3）更新：當mode爲1，在updateDR的有效沿捕獲寄存器的輸出被移入更新寄存器

module BSC_Cell(
input data_in,
input scan_in,
input shiftDR,
input mode,
input clockDR,
input updateDR,
output data_out,
output reg scan_out);
reg update_reg;
always@(posedge clockDR)
begin
	scan_out<=shiftDR?scan_in:data_in;
end
always@(posedge updateDR)
begin
	updateDR<=scan_out;
end
assign data_out=mode?updateDR:data_in;
endmodule

邊界掃描方法可以測試PC板上的多片芯片、芯片間的板上佈線、芯片引腳和核心邏輯之間的連接等（測試器可以將內嵌有邊界掃描電路和專用測試存取端口(TAP,JTAG端口）的ASIC核心邏輯模塊分離出來，並加以測試）

JTAG端口除了可以測試ASIC和印製電路板的製造缺陷之外，可用來對可配置的PLD和FPGA器件編程，還可以通過控制處理器和訪問內部寄存器，對嵌入式處理器的軟件進行開發和調試。

應用JTAG方法的芯片包括邊界掃描寄存器、旁路寄存器和指令寄存器

• 旁路寄存器（1bit），旁路寄存器可以繞過PC板上掃描鏈路中的一個ASIC，通過減少移位的次數來減少測試的長度
  

module BR_Cell(
input scan_in,
input shiftDR,
input clockDR,
output reg scan_out);
always@(posedge clockDR)
begin
	scan_out<=scan_in&shiftDR;
end
endmodule

• 指令寄存器：指令寄存器的當前指令決定了哪個寄存器是連接在測試數據輸入TDI與測試數據輸出TDO之間（實際的寄存器可以由內部掃描鏈路上的一個或多個測試數據寄存器TDR連接而成）
  指令寄存器指定了TAP內部指令和控制TAP的數據通路，且具有異步置位/復位功能
  

module IR_cell(
input shiftIR,
input data_in,
input scan_in,
input clockIR,
input updateIR,
input reset_bar,
input nTRST,
output reg scan_out,
output reg data_out);
wire S_R=reset_bar&nTRST;
always@(posedge clockIR)
begin
	scan_out<=shiftIR?scan_in:data_in;
end
always@(posedge updateIR or negedge S_R)
begin
	if(!S_R)
		data_out<=0;
	else
		data_out<=scan_out;
end
endmodule

JTAG指令：

TAP結構（TDI,TMS和nTRST輸入端口均有上拉電路）

TAP的TDI和TDO引腳分別連接到邊界掃描寄存器鏈路中的第一個和最後一個單元，作爲芯片的接口(TDI作爲輸入將測試模板以串行方式施加於端口，TDO作爲串行輸出端口
TAP的工作模式可通過TMS的輸入端來控制，控制TAP控制器的狀態轉移，每一次轉移都在TCLK的上升沿，由TAP控制器產生的信號驅動寄存器單元的輸入shiftDR,mode，clockDR,updateDR，shiftDR，clockIR和updateIR
測試用的主時鐘信號應加到測試時鐘TCK的輸入引腳

配有邊界掃描單元電路和JTAG端口的ASIC構成的PC板