數電基礎複習（二）

數字電路：

• 組合邏輯電路
  （1）輸入、輸出之間沒有反饋延遲通路，信號的傳遞從輸入到輸出，是單方向的
  （2）電路中不含記憶單元（即鎖存器和觸發器）
  （3）在任何時刻，電路的輸出狀態只取決於同一時刻的輸入狀態而與電路的原來的狀態無關

組合邏輯電路的優化實現：

（1）輸出多個邏輯函數時需要考慮共享相同乘積項，減少邏輯門數目
（2）當限定邏輯門輸入端數目，則需要進行邏輯變換


競爭與冒險：

（1）發現並消除互補項

（2）增加乘積項以避免互補項相加

（3）輸出端並聯電容
對於工作速度不高的邏輯電路，可以在輸出端並聯一電容器，對窄脈衝起到平波的作用，以消去競爭冒險

編碼器：能夠實現編碼功能的邏輯電路

普通編碼器：

但是如果2個以上的輸入爲有效信號，出現編碼重疊的情況，此時可以使用優先編碼器。


使用GS作爲有效信號：

2線-4線譯碼器


集成電路譯碼器：
2線-4線譯碼器74x139

3線-8線譯碼器74x138

數碼顯示器：

（1）共陰極結構

(2)共陽極結構

數字顯示電路

（1）動態掃描顯示電路

（2）靜態顯示電路

數據分配器 DMUX

數據選擇器（與數據分配器正好相反）MUX

數值比較器

多位比較器：

• 當高位相同時，比較低位
• 當高位不同時。只需比較高位
  
  超前進位加法器：（在輸入每位的加法和被加數時，同時獲得該位向高位產生的進位，而無需等待低位送來的進位信號）

verilog邏輯功能描述：
（1）結構級建模：實例引用內置基本門級元件（原語）、用戶定義的元件或其他模塊描述電路中的元件

• 多輸入門（and、nand、or、nor、xor、xnor）
• 多輸出門（buf、not）
• 三態門（四種三態門）
  

（2）數據流建模（即邏輯表達式）
注意：

• 算數運算符
  
• 關係運算符
  

（3）行爲級建模（描述數字邏輯電路的功能和算法）
阻塞賦值與非阻塞賦值的區別：


而假如阻塞賦值更換順序

如何調用帶有參數的子模塊，並修改模塊內部的參數值？
（1）直接修改參數的引用方式（#）

（2）參數重定義（defparam）的引用方式