可編程邏輯及存儲器件

PLD(Programmable Array Logic)（用戶根據自己的需要，定義其邏輯功能的器件）集成度與性能方面的折中


（1）熔絲編程

（2）mos管

電路符號：

叉號表示連接狀態


簡單可編程邏輯器件（使用與-或陣列）
(1)PLA

典型的PLA集成電路由16個輸入、48個乘積項、8個輸出（16x48x8）
（只能實現組合邏輯）
（2）PAL（只有與陣列是可以編程的）

PAL器件實現時序邏輯：

（3）GAL


複雜可編程邏輯器件
（1）CPLD

• 邏輯塊
  
  可編程乘積項陣列決定了每個邏輯塊乘積項的總數
  輸入變量個數決定了每個乘積項的變量個數
  乘積項分配電路：將乘積項陣列中任何一個乘積項分配給某一個宏單元或多個宏單元
  宏單元：一個或門、一個觸發器和一些可編程的數據選擇器及控制門
  

可編程的內部連線：
(1)
(2)



(2)FPGA

• 採用LUT（查找表）實現邏輯功能，而非與或陣列
• 編程技術採用SRAM(無限編程）和反熔絲（編程前呈現高阻態，加壓後電阻減小，導通，只能編程一次）
  
  
  使用FPGA一般使用E² ROM存儲非易失數據

（1）邏輯塊

以及時序電路和存儲電路

（2）I/O塊

（3）互聯開關